

Oblasti koje dolaze na teorijski deo testova iz LPRS1, 11.01.2026.

1. Bulova algebra, (minimizacija kombinacionih mreža, Karnoove mape, BDD – binarno stablo odlučivanja, prepoznavanje logičkih šema i formiranje funkcije na osnovu šeme, formiranje logičke šeme na osnovu zadate funkcije).
2. Sabirač i njegova primena. Realizacija sabiranja i ostalih aritmetičkih operacija u VHDL-u.
3. Gray-ov kod.
4. Standardne kombinacione mreže, multiplekser, demultiplekser, dekodler ($N \rightarrow 2^N$), koder ($2^N \rightarrow N$), prioritetni koder, komparator, generator pariteta, pomerač (šifter), većinski element, lookup tabela, konvertor binarnog u Gray kod, konvertor Gray u binarni kod,
5. Problemi u kombinacionim procesima u VHDL-u
 - a. Nepokriveni svi slučajevi uslovnih dodela, uzrokuju generisanje lečeva
 - b. Kombinaciona petlja, nije dozvoljena jer se gubi vremenski determinizam
 - c. Nepotpuna lista osetljivosti dovodi do neslaganja sinteze i simulacije
 - d. Multiple driver (isti signal se generiše u više od jednog procesa) – opasnost od kolizije na tom signalu
6. VHDL snippet – podrazumeva se poznavanje VHDL jezika tako da se može tumačiti segment VHDL koda, koja funkcija je implementirana, koji su eventualni propusti u datom kodu i slično.
7. Koncept memorisanja 1 bita informacije, dva invertora vezana u krug.
8. SR Latch, obe realizacije (NI, NILI), evolucija ka DFF.
9. Taktovani DFF, Master-Slave FF, .
10. Sinhroni i asinhroni reset, implementacija u VHDL-u, bitne karakteristike.
11. Sekvencijalne mreže (Registri, brojači), serijsko-paralelna, paralelno-serijska konverzija.
12. Automati (Milijev, Murov)
 - a. Prepoznavanje zadatog automata (tabelarno, matrično, grafovima), automat zadat na jedan od ova tri načina treba umeti predstaviti na druga dva.
 - b. Implementacija sekvencijalnog automata (dvoprocesno u VHDL-u).